栏目分类
联系我们
电话:13501741707
传真:021-24206350
邮箱:info@eegle.com.cn
咨询QQ:   
微信:Cadence技术支持
 
解决方案 >> 技术文档
PCB中背钻工艺
[发布日期:2017-10-30 13:28:15]
背钻技术可以去掉孔壁stub带来的寄生电容效应,保证信道链路中过孔处的阻抗与走线具有一致性,减少信号反射,从而改善信号质量。
平铺跨平面间隙线段的走线
[发布日期:2017-10-27 16:37:23]
当今设计信号传输速率越来越高,为了避免信号完整性问题,最基本的要求就是PCB走线时要避免走线跨在plane
如何在Allegro Design Entry CIS 16.6输出ISCF格式的报告
[发布日期:2017-10-27 16:29:15]
问:Allegro Design Entry CIS 16.6哪里输出ISCF格式的报告?
联网协同设计-Harmony Team Design
[发布日期:2017-10-27 16:23:25]
Cadence最新版本17.2放出大招,为PCB设计推出了联网设计功能,称为HarmonyTeam Desi
S参数在Cadence Allegro SigXplorer仿真应用
[发布日期:2017-10-27 16:13:39]
种类丰富的高级功能使得电子工程师能够非常容易地探索、优化和解决电气性能相关的问题,不管是在设计周期的哪个阶段。通过约束驱动的设计流程,这种独特的环境提高了一次性成功的可能性,降低了最终产品的总成本。
HSpice模型在Cadence SigXplorer仿真环境的应用
[发布日期:2017-10-27 15:37:54]
如何在Cadence Allegro SI仿真环境中,调用Hspice模型?
FPGA-PCB协同设计(下)
[发布日期:2017-10-27 14:31:16]
Allegro FPGASystem Planner可以直接读取和创建Capture原理图和符号文件,也可以直接在创建PCB布局。Allegro FSP可以实现与Allegro布局的双向交互优化。
Library Builder快速建库
[发布日期:2017-10-27 14:26:00]
OrCAD Library Builder对于OrCAD原理图和Layout提供了先进的、高自动化快速创建器件原理图符号和封装的解决方案。
Cadence FPGA-PCB协同设计(上)
[发布日期:2017-10-27 13:51:32]
Cadence Allegro FPGA系统设计平台提供了一套完整的、可扩展的FPGA-PCB协同式设计解决方案,用于板级FPGA设计,它能够自动对引脚配置进行“芯片-规则-算法”的综合优化。
Sigrity技术小贴士-如何在PCB设计团队内部共享供电网络设计分析
[发布日期:2017-10-27 13:38:55]
电子设计自动化领域领先的供应商 Cadence,与诸位分享Cadence Allegro、Sigrity等
65 个方案  首页 上一页 下一页 尾页 页次:5/7页  10个方案/页 转到:
版权所有:上海翼甲信息科技有限公司   
联系电话:13501741707 邮箱:info@eegle.com.cn