Cadence提供了集成高速设计与分析环境，以简化在数字印刷电路（PCB）  系统上的高速互联创建。种类丰富的高级功能使得电子工程师能够非常容易地探索、优化和解决电气性能相关的问题，不管是在设计周期的哪个阶段。通过约束驱动的设计流程，这种独特的环境提高了一次性成功的可能性，降低了最终产品的总成本。

      在Cadence 工具中，我们在Allegro SI/SigXplorer仿真环境中，可以导入S参数模型与Spice电路模型进行仿真，对复杂高速信号系统板级拓扑结构进行仿真时。

 1.  SigXplorer调用信号S参数模型

（1）   通过PowerSI或其他S参数提取工具，提取的信号的S参数模型，将之另存为touchstone标准格式的S参数模型（*.snp文件——10个端口即为*.s10p），如下图所示（Sigrity PowerSI提取的默认S参数模型是*.bnp文件，需要右键S参数结果Saveas）：

(2) 使用Allegro SI的Model Integrity模型编辑器，打开上一步骤创建的标准格式*.snp的S参数模型，右键执行Touchstone to DML命令，即可将该标准的Touchstone格式S参数转换为DML格式模型——DML格式模型用于Allegro SI SigXplorer。

(3) 完成Touchstone格式的S参数模型转换后，即可在Allegro SI环境中加载该DML模型的路径，则在SigXplorer中添加模型，选择ESpice Device即可看到转换得到的S参数模型，该S参数模型（DML）即可直接用于SigXplorer仿真。

完成以上操作之后，SigXplorer中即可使用这些S参数模型用于信号完整性仿真（Allegro SI默认仿真引擎即可对其进行调用仿真）。